[an error occurred while processing this directive]
|
За одну неделю. То есть конечно не в совершенстве, а начать писать модули, которые нормально компилируются и ведут себя с точки зрения симулятора так, как мне хотелось. Но у меня заточка на синтез, возможностями отладки верилога я пока не пользуюсь. Работаю из-под Квартуса, синтез соответственно для Альтеры.
А Полякова читать очень тяжело, как-то у него несоответствий много между примерами и текстовым описанием примеров.
В любом случае- сначала пробежать литературу по диагонали, потом попробовать написать. И только потом прочитать уже потщательнее. :)
E-mail: info@telesys.ru