[an error occurred while processing this directive]
Ответ: @ внутри always-блока воспринимается как ожидание события (event). При синтезе ивенты не поддерживаются.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Gate
09 июня 2006 г. 18:42
В ответ на:
Гуру Verilog :) помогите
отправлено MadMan 09 июня 2006 г. 16:09
Составить ответ
|||
Конференция
|||
Архив
Ответы
Synplify поддерживает, но может насинтезировать не то что вы хотели. Лучше делать по второму варианту. Я проверял.
—
druzhin
(13.06.2006 10:48
80.92.102.210
,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
NoIX ключ
:
Запомнить
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
E-mail:
info@telesys.ru