[an error occurred while processing this directive]
|
Всем привет, использую xilinx foundation 6.3+
при синтезисе дизайна всплывает море варнингов (на 800килобайт), подскажите как избавилься от них
что за нах? не проинициализирована память? память инициализируется при сбросе always @(negedge rst_n or posedge clk) пробовал еще инициализировать ее в initial блоке - не помогло, генирится варнингов килобайт на 500 память определяю как следующий WARNING:Xst:737 - Found 4-bit latch for signal Связано с кодингом не по стандарту. Как отключить сие предупреждение? WARNING:Xst:646 - Signal Ну есть не использованные блоки, как отключить, глаза мозолят :( тоже как отключить...
E-mail:
info@telesys.ru
WARNING:Xst:1895 - Due to other FF/Latch trimming, FF/Latch
begin : REG_MEMORY
if (!rst_n)
begin
// initialise memory
begin : xhdl_0
integer i;
for(i = 0; i <= target_mem_size * 8; i = i + 1)
begin
target_mem0[i] <= 8'b00000000 ;
target_mem1[i] <= 8'b00000000 ;
target_mem2[i] <= 8'b00000000 ;
target_mem3[i] <= 8'b00000000 ;
end
end
reg[7:0] target_mem0[0:target_mem_size * 8];
reg[7:0] target_mem1[0:target_mem_size * 8];
reg[7:0] target_mem2[0:target_mem_size * 8];
reg[7:0] target_mem3[0:target_mem_size * 8];
и еще
WARNING:DesignRules:331 - Blockcheck: Dangling G output. G of comp
PCI_CORE_mpci_inst_pci_core_inst_master_if_master_tx_fifo_ram_block_Mram_ram_
block_inst_ramx1d_9/SP is configured, but output is not used.
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание