вопрос/опрос разработчиков чипов (наверно, SM :-)) : используете ли scan цепочки? («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] вопрос/опрос разработчиков чипов (наверно, SM :-)) : используете ли scan цепочки?

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено yes 13 февраля 2006 г. 13:43

то есть плюсы - ATPG и можно избавится (по крайней мере сильно облегчить) от мучительного этапа писания/верефикации производственных тестов

минусы - каждый триггер становится больше на треть, ну и разводка с потреблением наверно ухудшаются

наверно, в ESNUG-ах об этом неоднократно писали, но хочется на родном языке, может дойдет до меня лучше :)

сюда же вопросы про BIST-ы для памятей - 1) нужно ли? 2) в те же цепочки что и scan? 3) какая там длина векторов (типа на килобайт) ?

Отправка ответа