[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Проблема по ресурсам для MAX 7000 CPLD
Нужно определить parity для байта данных. Делаю так (Verilog):
assign parity = ~^data[7:0]
Это синтезируется в кучу EXP термов и занимает много LCELL. Может это можно сделать более оптимально но не так лаконично ( не в одну строчку на Verilog :)) применительно для Альтеры 7000 ?
P.S. Данные поступают параллельно и парити нужно определить за 1 clk
E-mail: info@telesys.ru