[an error occurred while processing this directive] [an error occurred while processing this directive]
Parity check
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
[an error occurred while processing this directive] [an error occurred while processing this directive] [an error occurred while processing this directive]

Отправлено evi 14 декабря 2001 г. 19:22

Проблема по ресурсам для MAX 7000 CPLD

Нужно определить parity для байта данных. Делаю так (Verilog):

assign parity = ~^data[7:0]

Это синтезируется в кучу EXP термов и занимает много LCELL. Может это можно сделать более оптимально но не так лаконично ( не в одну строчку на Verilog :)) применительно для Альтеры 7000 ?

P.S. Данные поступают параллельно и парити нужно определить за 1 clk

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru