[an error occurred while processing this directive]
[an error occurred while processing this directive]
Как корректно описать RAM в Verilog (Exemplar)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
[an error occurred while processing this directive]
[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Отправлено
kigor 16 октября 2001 г. 18:01
|
|
|
|
Как корректно описать RAM в Verilog (Exemplar) применительно к Altera семейство 1K?
Знает ли Leonardo о том, что в данном семействе есть сигнал разрешения для чтения?
Как заставить его использовать раздельно регистровую часть для адреса и данных?
Заранее благодарен всем кто ответит.
Игорь.
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru