|
|
Ну опять же из рисунка - это если делать на LUT. Да и то - до 4 разрядов можно делать в параллель. После синтеза же сейчас все переносы последовательные (в МЭПе). Или я опять не прав?
А если я ресет уберу, где мне потом его лучше вставить? Нужен синхронный. Я имею ввиду в VHDL-описании, чтобы потом оно встало где надо.
Кстати, я заметил, что тактовая приходит на триггер на ENA, срабатывающий по фронту (по РТЛ), как мне его на тактовый вход у триггера в ячейке посадить, опять же в VHDL-тексте?
|
|
E-mail: 
info@telesys.ru
