[an error occurred while processing this directive]
|
signal a : signed (7 downto 0);
signal b : signed(7 downto 0);
signal c : std_logic_vector(8 downto 0);
...
c <= std_logic_vector(RESIZE(a, c'length) + RESIZE(b, c'length));
-- учитывем что с может быть на 1 бит больше и ручками расширяем знак.
E-mail: info@telesys.ru