Отправлено des00 11 ноября 2005 г. 18:40 В ответ на: Это понятно. Непонятно как можно уложить сумматор или умножитель в конвейер при использовании S<=A+B или M<=A*B. Как сказать синтезатору, что получаемую им схему необходимо сделать конвейерной. Вариантов, кроме как отказаться от этих + и * и начать описывать конвейер самостоятельно я пока не вижу. отправлено gen 11 ноября 2005 г. 18:17

1. Заюзать симплифай, раздел pipeline но ИМХО это танцы с бубном.
2. Конвееризировать в ручную, но не ужели вы хотите сказать что при ручной конвееризации вы не будете использовать символы "+" и "*" ?? :))
(на счет "*" может быть и не будете, но "+" сомневаюсь.
Ведь конвееризировать можно же и не на гате уровне, а на уровне структуры) и ИМХО вы бы огласили требования, тогда уже можно порешать что к чему :)

• Интересует умножитель 17 на 14 с тактовой на 150МГц. — gen   (11.11.2005 19:01 83.237.48.84, 92 байт)
  • дока от альтеры Implementing Multipliers in FPGA Devices, стр.14. Figure 5. 16-Bit Input, 10-Bit Coefficient Parallel Multiplication Implementation Using M4K RAM Blocks. ИМХО для вас умножитель на памяти + суматор/суматоры — des00   (11.11.2005 19:05 80.89.147.5, пустое)
    • Еще пара вопросов — gen   (11.11.2005 19:16 83.237.48.84, 329 байт)
      • хмм в таких случаях я предпочитаюсделать знаковое расширение ручками(в вхдл RESIZE, в верилог репликация) — des00   (11.11.2005 19:18 80.89.147.5, пустое)
        • И где в VHDL это описано или если можно примерчик. — gen   (11.11.2005 19:23 83.237.48.84, пустое)
          • это пакет numeric_std, а что приемчик то (+) — des00   (11.11.2005 19:26 80.89.147.5, 265 байт)
            • Интересный вариант, не знал, век живи - век учись. А чем хуже sxt? — gen   (11.11.2005 19:32 83.237.48.84, пустое)
              • Тем что (+) — des00   (14.11.2005 08:29 80.89.147.5, 1338 байт)
                • Ответ: — Кн   (18.11.2005 17:53 213.33.250.250, пустое)

E-mail: info@telesys.ru