Пробовал "+" для 20 разрядов и APEX20KE - результат в тестбенче начинает рождаться через 10 с небольшим нан и полностью появляется около 14 с небольшим. Передергал уже все галки в синтезаторе - бес толку. («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Пробовал "+" для 20 разрядов и APEX20KE - результат в тестбенче начинает рождаться через 10 с небольшим нан и полностью появляется около 14 с небольшим. Передергал уже все галки в синтезаторе - бес толку.

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено gen 11 ноября 2005 г. 17:55
В ответ на: можно отправлено <font color=gray>des00</font> 11 ноября 2005 г. 17:38

Составить ответ ||| Конференция ||| Архив

Ответы

При моделировании нужно регистры на вход и выход ставить и мерять частоту, иначе к результату прибавляются задержки на ножках — Igor A. (16.11.2005 11:45 82.140.86.135, пустое)
- Кажись пошло. Только я смотрел прямо на выходах регистров, бывало не соблюдались Th и во входные регистры с вх пинов грузились неверные данные, не переделывать же постоянно тестбенчи. А вообще, я тут попробовал Циклон и действительно понял, что Апекс в сравнии с ним действительно, как его тут назвали го"но, особенно если сравнивать по ценам. Хотя жить можно. — gen (16.11.2005 18:48 85.140.73.171, пустое)
Попробуй в Virtex-е. — zlyh (11.11.2005 18:59 80.82.61.29, пустое)
- ага одно го"но выбросить, другое го"но взять, тогда уж v4, или s3 взять. — des00 (11.11.2005 19:11 80.89.147.5, пустое)
  - Я бы выбросил, но там один кристалл, который вы назвали го"ном стоит порядка килобакса. Я за него потом два месяца париться буду, без учета питания. — gen (11.11.2005 19:20 83.237.48.84, пустое)
- Попробовал бы, да железка уже готовая с АПЕКСом валяется. — gen (11.11.2005 19:03 83.237.48.84, пустое)
ну если все делать в лоб, то естественно нельзя, поищите принципы построения конвееризированных умножителей, суматоров и т.д. — des00 (11.11.2005 18:08 80.89.147.5, пустое)
- и за 1 такт вы точно не сделате :) — des00 (11.11.2005 18:09 80.89.147.5, пустое)
  - Это понятно. Непонятно как можно уложить сумматор или умножитель в конвейер при использовании S<=A+B или M<=A*B. Как сказать синтезатору, что получаемую им схему необходимо сделать конвейерной. Вариантов, кроме как отказаться от этих + и * и начать описывать конвейер самостоятельно я пока не вижу. — gen (11.11.2005 18:17 85.140.101.237, пустое)
    - хмм ну есть 2 варианта(+) — des00 (11.11.2005 18:40 80.89.147.5, 426 байт)
      - Интересует умножитель 17 на 14 с тактовой на 150МГц. — gen   (11.11.2005 19:01 83.237.48.84, 92 байт)
        
        дока от альтеры Implementing Multipliers in FPGA Devices, стр.14. Figure 5. 16-Bit Input, 10-Bit Coefficient Parallel Multiplication Implementation Using M4K RAM Blocks. ИМХО для вас умножитель на памяти + суматор/суматоры — des00   (11.11.2005 19:05 80.89.147.5, пустое)
        
        Еще пара вопросов — gen   (11.11.2005 19:16 83.237.48.84, 329 байт)
        
        хмм в таких случаях я предпочитаюсделать знаковое расширение ручками(в вхдл RESIZE, в верилог репликация) — des00   (11.11.2005 19:18 80.89.147.5, пустое)
        
        И где в VHDL это описано или если можно примерчик. — gen   (11.11.2005 19:23 83.237.48.84, пустое)
        
        это пакет numeric_std, а что приемчик то (+) — des00   (11.11.2005 19:26 80.89.147.5, 265 байт)
        
        Интересный вариант, не знал, век живи - век учись. А чем хуже sxt? — gen   (11.11.2005 19:32 83.237.48.84, пустое)
        
        Тем что (+) — des00   (14.11.2005 08:29 80.89.147.5, 1338 байт)
        
        Ответ: — Кн   (18.11.2005 17:53 213.33.250.250, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание

E-mail: info@telesys.ru

Ответы

Отправка ответа