[an error occurred while processing this directive]
|
Так в таком виде, помоему, оно просто не заработает. Двунаправленную как нагружаем:
entity Comp1 is
port (
signal IO_Bus : inout std_logic;
);
end entity Comp1;
architecture Comp1_arch of Comp1 is
...
IO_Bus <= transport OutSignal after delay when Enable = '1' else
transport 'Z' after delay;
InSignal <= transport IO_Bus after delay;
end architecture Comp1_arch;
а в тестбенче порты IO_Bus компонент тупо соединяются сигналом.
E-mail: info@telesys.ru