[an error occurred while processing this directive]
|
Написал вот такую конструкцию которая должа работать по подъему и спаду сигнала:
always @(posedge RXF)
begin
RD<=1;
endalways @(negedge RXF)
begin
RD<=0;
end
Не хочет компилировать.
По логике одновременно два уровня не могут присутствовать, но ошибку получаю:
"Error: Can't resolve multiple constant drivers for net "RD" at MYLATCH.v(38)"
Примеры использования Verilog на сайте Altera нашел, а ограничений/разрешений не нашел :-(
E-mail: info@telesys.ru