[an error occurred while processing this directive]
по поводу опций проекта
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
IgorK 01 ноября 2005 г. 20:45
В ответ на: Так что это меняет? отправлено
Oldring 01 ноября 2005 г. 11:26
>синтезатору можно было бы указывать, какой глобальный сигнал >использовать в качестве ресета, в опциях проекта.
Есть такая опция в Quartus (типа After configuration set all triggers to...) НО, такая опция возможна только для FPGA на основе SRAM. Для FPGA на основе Flash это уже не так. Для ASIC, полагаю, тоже. Нужен внешний Reset. Кстати, есть опыт использования в качестве Reset внутреннего сигнала PLL_LOCK.