|
|
Все равно, когда начинаешь активно использовать inferring, вся портабельность летит к черту. Более того, как показывает опыт, даже поддержка VHDL RTL у синтезаторов часто неполная. Например, все синтезаторы, синтезирующие VHDL RTL должны в полном объеме поддерживать selected names, но попробуйте использовать какой-нибудь пакет xxx.yyy не описав в начале use xxx.yyy.all - и геморрой гарантирован. Так что, все равно приходится писать не на VHDL (подозреваю, что с Verilog ситуация подобная), а на XST VHDL или Leonardo VHDL. При этом использование начальных значений может оказаться малым злом с точки зрения портабельности. Тем более, когда в ближайших планах нет перехода на другие архитектуры.
E-mail: 
info@telesys.ru
