|
|
В приведенном примере с двумя фронтами, например, есть два варианта:
1. использовать в FPGA DDR выходы, сформировав предварительно два клока, сдвинутые на полпериода.
2. Сформировать два управляющих сигнала двумя триггерами (т. е. процессами), тактируемыми противоположными фронтами, а требуемый результат сформировать как результат вычисления некоторой асинхронной функции - or, например, или xor. Разумеется, нужно будет все правильно законстрейнить и проверить, чтобы задержки в логике на выходе не были слишком большими.
E-mail: 
info@telesys.ru
