(+) («Телесистемы»: Конференция 'Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] (+)

(«Телесистемы»: Конференция 'Языки описания аппаратуры (VHDL и др.))

Отправлено andrew_b 26 октября 2005 г. 10:26
В ответ на: (+) отправлено Dr.Alex 26 октября 2005 г. 10:14

Можно оставить типи std_logic_vector для data_B, но тогда надо сделать преобразование типа:

comp <= '1' when data_A > unsigned(data_B) else '0';

Отправка ответа