[an error occurred while processing this directive]
|
суть была в следующем, что при конвеерной записи BRAM происходил сдвиг адресов, при этом ошибок таймингов не было (ISE 7.1, инсталяция компонента RAMB_s8_s32, V4LX, 50МГц, синхронный дизайн, клок 1) разбираться времени не было поэтому отказался от конвеерной записи, держал адрес 2 такта, подобное было и с FIFO16 (данные держал 2 такта).
До анализа времянок и смысла того, что происходило дошел уже после(на днях), более углубленно копаясь с другим дизайном (было нарушение времени удержания данных при чтении с BRAM, в конвеерном режиме, с pipeline register = 0)
E-mail: info@telesys.ru