[an error occurred while processing this directive]
|
Я имел в виду следующее :
если мы говорим об однофазной синхронизации, то она возможна именно по тому, что th/tsu ЛЭ согласованны, если бы было расхождение в этих параметрах, то ИМХО однофазная синхронихация не была бы вохможной.
Пример я привел не совсем ясный, поясню
Положим есть память,у которой минимальное tsu адреса и сигнала записи - 1нс, есть комб.схема, с регистровыми выходами, но время удержания сигнала th = 0.5нс.
Теперь тактируем все это безобразие одним клоком и в результате получаем сдвиг фактического адреса записи на 1, т.к. до того как память "хлопнет" по клоку адресс, этот адрес успеет смениться. (речь идет о конвеерном/пакетном режиме, естественно что в режиме однкратной записи, когда адрес не меняеться в след.такте этого наблюдаться не будет).
И здесь возможно более оптимальным будет такировать память инверсным клоком, что даст автоматическое выполнение th/tsu (есественно если период клока больше не менее чем в 2 раза). А это уже не однофазная синхронизация.
Насчет отсчетов синтезатора, естественно что нужно их читать, но можно же и заранее проанализировать эту ситуацию.
%)
E-mail: info@telesys.ru