[an error occurred while processing this directive]
Зато он отлично с верилогом работает. И доверять почти как cadenc'у можно по результатам.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
SM
15 сентября 2005 г. 16:01
В ответ на:
Так он еще и func1(func2(x)) не поддерживает, нужно обязательно промежуточную переменную вводить. Нахер он тогда вообще нужен???
отправлено <font color=gray>Igor A.</font> 15 сентября 2005 г. 15:50
Составить ответ
|||
Конференция
|||
Архив
Ответы
Конечно, в верилоге просто нет таких конструкций :(
—
Igor A.
(16.09.2005 14:36
195.70.192.110
,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
NoIX ключ
:
Запомнить
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru