[an error occurred while processing this directive]
обработка по спаду и срезу в Verilog
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено первокласник 29 июля 2005 г. 18:58

подскажите, как в Verilog повесить обработчик на оба фронта тактового сигнала

always @ (posedge clk or negedge clk)
begin
if(clk)
begin
...обработчик переднего фронта...
end
else
begin
...обработчик заднего фронта...
end

end

вообще можно ли на верилог сделать нечто:

clk1:
-- -- -- -- -- -- -- --
--/1 \--/2 \--/3 \--/4 \--/1 \--/2 \--/3 \--/4 \--


clkout:

-- --
--------/ \--------------------/ \--------------


Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 
NoIX ключ Запомнить

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru