[an error occurred while processing this directive]
|
signal a : std_logic_vector(7 downto 0);
signal b : std_logic_vector(7 downto 0);
signal c : std_logic_vector(7 downto 0);
..................
c <= a + b;
или
c <= sxt(a,c'length) + sxt(b, c'length);
или
c <= ext(a,c'length) + ext(b, c'length);
а суматоры всегда делаються на комбинаторике :) хоть на языке вы пишете, хоть блек боксы ставите.
E-mail: info@telesys.ru