[an error occurred while processing this directive]
Ответ:
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
zlyh 23 июня 2005 г. 10:48
В ответ на: Ответ: неа2)) отправлено
<font color=gray>VETALL</font> 23 июня 2005 г. 10:36
Я гораздо охотнее поверю что если записать always @(clk) то независимо от объявлений "reg" и "wire" здесь триггер не встанет. Проверяется только уровень, но не фронт. Вот если написать always @(posedge clk) то будет триггер. Разница в слове "...edge".