[an error occurred while processing this directive]
|
У Синплифая есть или кнопочка или параметр в constraints файле "не вставлять автоматически клоковые буфера".
Далее attribute-ами xilinx в исходном коде можно объявляють какой сигнал есть клок.
Чем это плохо. У меня однажды из "некоторых сегналов" генерился клок и он тактировал и меня и внешние схемы, т.е. было ответвление наружу.
Так вот синтезатор сначала сделал ответвление наружу от "некоторого сегнала" а потом завёл на глобальный буфер. Задержка (до клокового буфера) оказалась около 6 нс. Это было очень много. Поэтому в том случае, создавал компоненты BUFG, руками соединял их в коде. Сначала на глобальный клок, потом всё остальное. Для моделирования подставлял просто out <= in. А для синтеза исключал эту BUFG, синтезатор объявлял её black box, а уж Хилинховы тулзы подставляли то что надо.
"pad" относится не клокам.
E-mail: info@telesys.ru