[an error occurred while processing this directive]
А для чего положено на верилоге писать (ASIC), я и так на нем пишу.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
SM
03 июня 2005 г. 19:43
В ответ на:
Будем надеятся, что в следующей редакции верилога assign будет поддерживать блоки begin-end. А так-же if-else и case будут разрешены в блоках assign. Тогда, возможно, уважаемый SM слезет с любимого AHDL и будет писать как положено - на верилоге.
отправлено druzhin 03 июня 2005 г. 15:59
Составить ответ
|||
Конференция
|||
Архив
Ответы
А процессор свой, R-100, разве не на AHDL описывали?
—
dxp
(06.06.2005 09:15
194.226.180.10
, 151 байт)
R100 на AHDL. А свежий релиз сейчас на верилоге делаю.
—
SM
(06.06.2005 19:28
213.141.159.26
,
пустое
)
Нет, конечно. Это же АСИК. Я угадал?
—
druzhin
(06.06.2005 14:50
80.92.98.198
,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
NoIX ключ
:
Запомнить
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru