[an error occurred while processing this directive]
А попробуйте написать что-либо такое, что при синтезе с Verilog будет быстрее работать чем, при использовании AHDL.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Victor®
03 июня 2005 г. 15:03
В ответ на:
Хм, (+)
отправлено dxp 03 июня 2005 г. 13:46
Составить ответ
|||
Конференция
|||
Архив
Ответы
Конечно каждый язык хорош для своих задач (и схемный ввод никто еще не отменял), имхо AHDL отомрет как отмер ABEL у Xilinx(+)
—
cdg
(03.06.2005 18:05
80.68.3.242
, 894 байт)
Ответ: (+)
—
SM
(03.06.2005 19:49
213.141.159.26
, 379 байт)
здается мне что во второй задаче несколько тяжковато с generate будет
—
cdg
(15.06.2005 12:08
80.68.3.242
,
пустое
)
да generate рулит :)
—
cdg
(06.06.2005 12:36
80.68.3.242
,
пустое
)
В Xilinx ISE еще входит такая программа - FPGA Editor. В ней можно вообще вручную разводить.
—
Oldring
(03.06.2005 16:28
62.213.72.103
,
пустое
)
В квартусе тоже есть. И что?
—
SM
(03.06.2005 19:50
213.141.159.26
,
пустое
)
Тот же аргумент. Заведомо, вручную можно развести не менее эффективно, чем на AHDL. И что из этого?
—
Oldring
(06.06.2005 12:16
62.213.72.103
,
пустое
)
А причем тут язык? (+)
—
dxp
(03.06.2005 16:00
194.226.180.10
, 990 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
NoIX ключ
:
Запомнить
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru