[an error occurred while processing this directive]
Делайте широченную выходную шину
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено Fat Robot 02 июня 2005 г. 11:48
В ответ на: Конструкция из AHDL "dac_buses[5..0][7..0] : output;" - на Verilog не возможна? Пробывал "output [7..0] dac_buses [5..0]" - не понимает. В Verilog многомерные шины возможны только внутри модуля? (reg [7..0] dac_buses [5..0] - это не вызывает вопросов) отправлено <font color=gray>MikeM</font> 02 июня 2005 г. 11:10

output [( 6 * 8 )- 1 : 0] dac_buses;

а в модуле с момощью generate/for(..)/endgenerate подключайте то, что Вам нужно. Так, кстати, альтера сама делает. Избегают многомерных шин даже внутри модулей.

успехов.

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 
NoIX ключ Запомнить

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru