Отправлено DPAVLOV 18 мая 2005 г. 12:25 В ответ на: Так в том-то и вопрос.... отправлено vladx 18 мая 2005 г. 11:35

В этом случае, синтезатор обеспечит время распространения сигнала от start_en_trg до следующих триггеров (синхронных с CLK) в соответствии с требованиями клока. Соответственно обе схемы будут получать этот сигнал одновременно. А если между start_en_trg и start_en поставить не один триггер, а два включенных последовательно, то вы сможете исключить влияние метастабильности.
К стати, а нельзя ли заменить

на
<
if(rising_edge(clk)) then
if (....) then
start_en <= 1;
else
start_en <= 0;
end if;
>

• А вот можно поподробнее... — vladx   (18.05.2005 12:47 217.12.251.5, 332 байт)
  • Кто такой FDC_1 и почему он запускается по клоку? Зачем вы используете CLK для старта ? — DPAVLOV   (18.05.2005 14:14 62.118.80.132, пустое)
    • FDC_1 - триггер с инвертированным клоком и асинхронным сбросом... — vladx   (18.05.2005 14:22 217.12.251.5, 218 байт)
      • А можно привести характеристики сигнала start(+) — DPAVLOV   (18.05.2005 15:01 62.118.80.132, 257 байт)
        • Ответ: — vladx   (18.05.2005 16:17 217.12.251.5, 1346 байт)
          • Поскольку длительность импульса больше периода CLK, могу посоветовать следующее(+) — DPAVLOV   (18.05.2005 20:14 62.118.80.132, 647 байт)
            • Сорри: start_en <= NOT(d2) AND d3; — DPAVLOV   (18.05.2005 20:15 62.118.80.132, пустое)
  • Да проблема что start к разным схемам идёт с разной задержкой. Пропустил его через клок, получил start_en. И вот веди start_en на те две схемы. — zlyh   (18.05.2005 13:36 80.82.61.29, пустое)
    • Лучше через два. См. Метастабильность. — Oldring   (18.05.2005 13:47 62.213.72.103, пустое)
    • На счет этого вопрос только что ниже задал... :) — vladx   (18.05.2005 13:45 217.12.251.5, пустое)