Отправлено переходящий от AHDL к VHD 22 апреля 2005 г. 16:03 В ответ на: Как на VHDL упростить описание автомата(+) отправлено переходящий от AHDL к VHD 21 апреля 2005 г. 15:49

when st2 =>
IF std_match(data_in, "00000000") THEN
next_state <= st1;
ELSIF std_match(data_in, "01100---") THEN
next_state <= st2;
ELSIF std_match(data_in, "11------") THEN
next_state <= st3;
ELSIF std_match(data_in, "101-----") THEN
next_state <= st5;
ELSE
next_state <= st0;
END IF;