Ответ: («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Ответ:

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено SAZH 18 апреля 2005 г. 22:42
В ответ на: поможите с сумматором... отправлено S1nfuL 18 апреля 2005 г. 02:52

// MAX+plus II Verilog Example
// Combinatorial Always Statement
// Copyright (c) 1994 Altera Corporation

module proc (d, q);

input [5:0] d;
output [2:0] q;

integer num_bits;

always @(d)
begin: block
integer i;

num_bits = 0;
for (i = 0; i < 6; i = i + 1)
if (d[i] == 1)
num_bits = num_bits + 1;
end

assign q = num_bits;

endmodule

Отправка ответа