[an error occurred while processing this directive]
|
Я уже как-то писал о своей проблемме. Пишу диплом на тему "Исследование оптимизационных процедур при синтезе логических структур". О чем писать не знаю. В синтезе не разбираюсь как и в языке VHDL. Исследовательская тема, вот и подсунули, хотя такое даже не учили. Извините, что нюни распустил, но попробовал в Леонардо работать с несколькими исходными VHDL-файлами (типа мультиплексоров), потом временные диаграммы в Максе и все... а толку от этого. Руководитель требует, хотя сама не знает что хочет получить в результате.
Помогите, пожалуйста. Может есть идеи... или может посоветуете, где можно достать какой-нибудь материал по моей теме.
Спасибо аромадное
E-mail: info@telesys.ru