[an error occurred while processing this directive]
|
Взял reference проект с Альтеры, пытаюсь откомпилить
module is the test bench for the SDR SDRAM controller.
вываливает
***
Error: VHDL Wait Statement error at sdr_sdram_tb.vhd(618): Wait Statement must contain condition clause with UNTIL keyword
***
По коду
wait for 100 ns;
Я чего то непонимаю???
E-mail: info@telesys.ru