[an error occurred while processing this directive]
ну и зачем reset завели?(+)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
always @ (posedge clk or posedge reset)
begin
if (reset == 1'b1)set<=0;
else
if(set != 7'b1111111) set <= set+7'b0000001;
end
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru