А не подскажете, как это сделать поизящнее (AHDL), а то кроме тупого перебора всех битов («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] А не подскажете, как это сделать поизящнее (AHDL), а то кроме тупого перебора всех битов

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено Барс 07 апреля 2005 г. 10:25
В ответ на: Тогда просто xor по битам .... :) отправлено fire-ash 05 апреля 2005 г. 14:25

ничего не получается: либо компилятор ругается, либо просто не работает так как надо :(

Составить ответ ||| Конференция ||| Архив

Ответы

Реализация циклической функции, преобразуемой в логику надо, а такие вещи на AHDL не реализуемы, изучайте verilog. Если поток данных последовательный, то контроль по четности реализуется одним счетным триггером. — cdg (08.04.2005 10:54, пустое)
- А можно чуть по подробней про счетный триггер? Или и это только на Verilog? — Барс (11.04.2005 09:03, пустое)
Реализация циклической функции, преобразуемой в логику надо, а такие вещи на AHDL не реализуемы, изучайте verilog. Если поток данных последовательный, то контроль по четности реализуется одним счетным триггером. — cdg (08.04.2005 10:54, пустое)
Ответ: например воспользоваться одним битом — evgenulya (08.04.2005 02:32, 183 байт)
- Что такое бит четности, я представляю, а вот как его реализовать? — Барс (08.04.2005 09:26, 276 байт)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru