[an error occurred while processing this directive]
Для VHDL тоже?
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Serega Doc
24 марта 2005 г. 10:28
В ответ на:
В первой строке верилоговского исходника.
отправлено SM 24 марта 2005 г. 10:18
Составить ответ
|||
Конференция
|||
Архив
Ответы
Ответ:
—
zlyh
(24.03.2005 14:29, 540 байт)
Не знаю, не умею.
—
SM
(24.03.2005 10:50,
пустое
)
ИМХО сделать Generate TestBench, и посмотреть куда прописываеться эта строка :)
—
des00
(24.03.2005 10:32,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru