Отправлено dxp 24 марта 2005 г. 07:43 В ответ на: Правда нифиха не поменяется, так как HDL - событйное моделирование отправлено -=Sergei=- 23 марта 2005 г. 16:54

`timescale 1ns /1ps и `timescale 1ns /1ns.

• Не совсем понятно где эту команду надо ставить? — Serega Doc   (24.03.2005 10:12, 137 байт)
  • Обычно ставят вверху сорца. Поскольку такая директива (+) — dxp   (24.03.2005 10:42, 104 байт)
  • В первой строке верилоговского исходника. — SM   (24.03.2005 10:18, пустое)
    • Для VHDL тоже? — Serega Doc   (24.03.2005 10:28, пустое)
      • Ответ: — zlyh   (24.03.2005 14:29, 540 байт)
      • Не знаю, не умею. — SM   (24.03.2005 10:50, пустое)
      • ИМХО сделать Generate TestBench, и посмотреть куда прописываеться эта строка :) — des00   (24.03.2005 10:32, пустое)