[an error occurred while processing this directive]
---->
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Doka
16 февраля 2005 г. 10:46
В ответ на:
Ответ:
отправлено zlyh 15 февраля 2005 г. 10:54
http://www.telesys.ru/wwwboards/vhdl/41/messages/10948.shtml
Составить ответ
|||
Конференция
|||
Архив
Ответы
вдогонку насчет 2) (+)
—
Doka
(16.02.2005 10:55, 185 байт)
Ответ:
—
zlyh
(16.02.2005 18:35, 482 байт)
А как именно описали-то? (+)
—
SM
(16.02.2005 11:37, 61 байт)
?! (+)
—
Doka
(16.02.2005 11:45, 340 байт,
ссылка
)
А преобразовывать типы надо если Вы не указали сразу в wire, reg их тип - signed или unsigned
—
SM
(16.02.2005 12:12,
пустое
)
cмутно догадываюсь :)... указывал :)
—
Doka
(16.02.2005 12:48,
пустое
)
В общем диакгноз - заменить синтезаторы на те, которые корректно поддерживают v-2001
—
SM
(16.02.2005 12:52,
пустое
)
да вобщем-то , девацца тады некуда от этого :(
—
Doka
(16.02.2005 12:59,
пустое
)
Verilog-2001. Не знаю почему его не понимают Ваши синтезаторы - наверное древние.
—
SM
(16.02.2005 11:56,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru