выдержка из IEEE Standart HDL Verilog (+) («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] выдержка из IEEE Standart HDL Verilog (+)

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено Doka 28 января 2005 г. 18:19
В ответ на: Во более правильно! отправлено Пятничный хрен 28 января 2005 г. 17:18

A register is an abstraction of a data storage element. The keyword for the register data type
is REG. A register stores a value from one assignment to the next. An assignment statement
in a procedure acts as a trigger that changes the value in the register. The Verilog language
has powerful constructs that allow you to control when and if these assignment statements
are executed.

т.е. всеже изначально переменная типа РЕГ предназначена для хранения значения переменной.
.или я что-то не так понимаю?

Составить ответ ||| Конференция ||| Архив

Ответы

Вот другая цитата — cdg (28.01.2005 18:45, 462 байт)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа