[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Так ведь он и не должен.
Ведь с точки зрения языка VHDL значения
типа std_logic '0', '1', '-' - совершенно равноправные.
Это может использоваться при синтезе, а так симулятор совершенно
прав. Функция выбора when проверят только формальное соответствие
и не задумывается о смысле значений.
E-mail: info@telesys.ru