Отправлено cdg 18 января 2005 г. 18:27 В ответ на: Уважаемые! В чём можно делать толковую timing симуляцию VHDL нетлиста полученного из Квартуса 4.2? отправлено Зок Мёдов 14 января 2005 г. 21:23

Из личного опыта работы и Modelsym и A-HDL глючат по страшному на таймигновой симуляции, но проблема скорее всего не в этих пакетах а в самом Quartus (а может и втом и другом :((( ), который таймигновый нетлист делает непонятно как. Единственным для меня способом пока являлось моделирование в самом Quartus. Была идея написать простенький компилятор(пусть с кучей ограничений в синтаксисе), позволяющий перегнать тест бенч *hdl в во входной файл квартуса(для конечного времени), но сам не программист, да и времени на это не хватает... Вот и ждем у моря погоды...

• Вы меня навели на мысль, а что если поискать что-нибудь готовое из этой серии. Есть же всякие тулзы которые генерят разные тестбенчи, может на сегодня, кто-то из них умеет и квартусовские вэйвформы создавать... — Зок Мёдов   (18.01.2005 19:30, пустое)
  • Сам поиском не занимался, но может повезет, тогда линк в студию!!! — cdg   (19.01.2005 15:14, пустое)