Отправлено молодо - зелено 15 декабря 2004 г. 13:00

Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
Info: Detected ripple clock sck as buffer

TITLE "aaa";
SUBDESIGN bbb
(
ADCOUT		:INPUT;
CLOCK		:INPUT;
ADCSCLK		:OUTPUT;
Q[23..0]			:OUTPUT;
)
VARIABLE
res[23..0]			:DFF;
sck					:TFF;
BEGIN
sck.T   = VCC;
sck.CLK = CLOCK;
ADCSCLK = sck.Q;
res[].CLK = GLOBAL(!sck.Q);
res[].D = (res[22..0].Q,ADCOUT);
Q[]=res[].Q;
END;

Есть входной клок, надо с частотой в два раза меньше
опросить АЦП. Результат в Q.
Данные берутся по переходу 1->0 на ADCSCLK.