[an error occurred while processing this directive]
|
Я своими глазами видел плоскую логику в VHDL и глитч на сигнале Tristate у выходного буфера по результатам симуляции. В общем, вывод можно сделать такой: если включено register_balancing - нужно обязательно проверять, что TFF засунуты в IOB, так как нет НИКАКИХ разумных причин не засовывать туда триггер после размножения триггеров, если только после него нет какой-то логики. Ладно, у меня уже все изменено и работает, как я хотел - так что, спасибо, но на этом можно прекратить эти эксперименты.
По поводу fanaut. Задержка на входе триггера, управляющего Tristate, не принципиальна - сигнал находится в синхронном доменеи и нам главное, чтобы сигнал успел к концу клока. Выход же триггера уже находится в АСИНХРОННОМ домене, так как нам важно поведение сигнала МЕЖДУ фронтами клока. Поэтому там дополнительные задержки из-за fanout плохи.
E-mail: info@telesys.ru