[an error occurred while processing this directive]
|
Согласитесь, что введение always @* - это практически аналог record в VHDL, введение возможности объявления разрядности непосредственно в описании module - аналог полноценного port. А добавление конфигураций ?
По поводу длинных служебных слов - так есть же autocomplite.
IMHO, бессмысленный спор. Эти языки становятся как близнецы-братья.
E-mail: info@telesys.ru