[an error occurred while processing this directive]
|
Вот бьюсь над делемой, возможно ли вообще сделать в test-bench на Verilog вызываемую процедуру, task например (или что-то подобное), записи на шину и установку сигналов Wr, CS...
пробовал так:
...
reg [2:0] Addr;
reg [2:0] MPDIO;
reg CS,Wr;
...
task WrDIO;
input [2:0] AddrIn;
input [7:0] DIn;
output [2:0] AddrOut;
output [7:0] DOut;
output CSw;
output Wrw;
begin
CSw = 1'b1;
DOut[7:0] = DIn[7:0];
AddrOut[2:0] = AddrIn[2:0];
#30 Wrw = 1'b1;
#100 Wrw = 1'b0;
#30 CSw = 1'b0;
DOut[7:0] = 8'bz;
end
endtaskну и вызов соответсвенно:
WrDIO(3'h1,8'h95,Addr[2:0],MPDIO[7:0],CS,Wr);
WrDIO(3'h2,8'h23,Addr[2:0],MPDIO[7:0],CS,Wr);
E-mail: info@telesys.ru