[an error occurred while processing this directive]
Может кто-нибудь дать блок UART на Veriloge или какой-нибудь закрытый, который можно встроить в проект на Veriloge. Можно на мэйл. Спасибо.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
MaximN
26 августа 2004 г. 10:51
Составить ответ
|||
Конференция
|||
Архив
Ответы
Ответ:
—
Builder
(26.08.2004 12:11,
пустое
,
ссылка
,
картинка
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru