Ответ: («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Ответ:

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено kas 04 августа 2004 г. 10:45
В ответ на: VHDL - синхр загрузка регистра отправлено Romario 30 июля 2004 г. 20:10

if (load='1') then reg <= TO_STDLOGICVECTOR(x"0000");
elsif (load='1') then

это правильно?

и потом, чем загрузка, в данном случае, отличается от сброса в определенное состояние?

if load = '1' then
sr <= sr_value; --(не постоянная величина)
else
sr <= "чегототам"
end if;

Отправка ответа