[an error occurred while processing this directive]
Чтобы асинхронно надо выносить из под ...ing_edge(clk). Всё в том же Дугласе Смите популярно...
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
zlyh
30 июля 2004 г. 21:44
В ответ на:
VHDL - синхр загрузка регистра
отправлено Romario 30 июля 2004 г. 20:10
Составить ответ
|||
Конференция
|||
Архив
Ответы
а мне асинх не надо...я написал что он работает...мне синхр
—
Romario
(30.07.2004 21:45,
пустое
)
я имел ввиду след(+)
—
Romario
(30.07.2004 21:53, 193 байт)
упс...наверное это обман изображения RTL?
—
Romario
(30.07.2004 22:29, 172 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru