[an error occurred while processing this directive]
и еще один вопросец: реализация задержки на верилоге. как? (+)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено JimBin 29 июля 2004 г. 13:42

задача такая: к плисине подключена внешняя память. модуль, описанный на верилоге формирует адрес для памяти, выставляет его на шину, далее сигнал RD и затем обрабатываем данные считанные из памяти. Но как быть уверенным что память уже выдала данные на шину и их можно считать? Поставить задержку. Верилог не позволяет описать задержку?

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru