Отправлено andrew_b 15 июля 2004 г. 08:57 В ответ на: как на VHDL записать импульс в 1 клок ? отправлено Romario 14 июля 2004 г. 22:16

signal q, qq, pulse : std_logic;

process(reset, clk)
begin
if (reset = '1') then
q <= '0';
qq <= '0';
elsif (rising_edge(clk)) then
q <= '1';
qq <= q
end if;
end process;

pulse <= q and (not qq);

• не понял немного — Romario   (15.07.2004 14:02, 109 байт)
  • стоп...кажется понял!:) — Romario   (15.07.2004 14:04, пустое)