Отправлено bbg 01 июля 2004 г. 09:28 В ответ на: еще впрос по XILINX отправлено EgorT 30 июня 2004 г. 20:46

-- (если в архитектурном теле)
architecture ..... is
....
-- (с тем же успехом мона в теле generate)
attribute LOC : string;
attribute LOC of my_ff : label is "CLB_R8C9.S0";
-- энто если вы захотели все сделать жестко, такие
-- кострейны я обычно ставлю в UCF, а в HDL-тексте
-- использую RLOC-и (если использую :)
....
begin
....
my_ff : FDCE
port map(
D => my_data_in,
CE => my_ce,
CLR => my_async_clear,
C => my_clk,
Q => my_data_out );

Какой ресет-то нужен, если синхронный, - то примитив
FDRE, сигнал зовьется "R".

• Гм, это я для Виртекса, не CPLD — bbg   (01.07.2004 09:32, пустое)