Отправлено Обучающийся Верилогу 30 июля 2001 г. 10:07 В ответ на: Или я не понял вопрос, или...Но не вижу тут проблемы, однако(+) отправлено vitA 26 июля 2001 г. 13:10

А как теперь на out выдать другое значение?

Думаю будет понятнее, если рассмотреть такую задачу:

Имеется выходная тристабильная шина. На этой шине "сидят" два регистра на чтение. Выходы регистров имеют z-состояние. Если выбирается какой либо регистр, то на выход выдается его содержимое. Другой при этом естественно должен находится в высокоимпедансном состоянии. Если же никакой из регистров не выбирается, то оба они в z-состоянии и выходная шина не нагружена.

Как описать данную задачку на Verilog?

• И это на Максе работает без проблем(+) — vitA   (30.07.2001 15:03, 350 байт)